ချစ်ပ်ထုတ်လုပ်ခြင်းလုပ်ငန်းစဉ် (2/2)- wafer မှ ထုပ်ပိုးခြင်းနှင့် စမ်းသပ်ခြင်းအထိ ပြီးပြည့်စုံသော ရှင်းလင်းချက်

တစ်ပိုင်းလျှပ်ကူးပစ္စည်း ထုတ်ကုန်တစ်ခုစီ၏ ထုတ်လုပ်မှုသည် ရာနှင့်ချီသော လုပ်ငန်းစဉ်များ လိုအပ်ပြီး ထုတ်လုပ်မှုလုပ်ငန်းစဉ်တစ်ခုလုံးကို အဆင့်ရှစ်ဆင့်ဖြင့် ပိုင်းခြားထားသည်။wafer လုပ်ဆောင်ခြင်း - ဓာတ်တိုးခြင်း - photolithography - etching - ပါးလွှာသော ဖလင်အစစ်ခံခြင်း - အပြန်အလှန်ချိတ်ဆက်ခြင်း - စမ်းသပ်ခြင်း - ထုပ်ပိုးခြင်း.

အဆင့် 5: ပါးပါးရုပ်ရှင် အစစ်ခံခြင်း။

ချစ်ပ်အတွင်းရှိ မိုက်ခရိုစက်ပစ္စည်းများကို ဖန်တီးရန်အတွက် ကျွန်ုပ်တို့သည် ပါးလွှာသောဖလင်အလွှာများကို အဆက်မပြတ်ထည့်ကာ ထွင်းထုခြင်းဖြင့် ပိုလျှံနေသောအစိတ်အပိုင်းများကို ဖယ်ရှားရန်နှင့် မတူညီသောစက်ပစ္စည်းများကို ခွဲခြားရန်အတွက် ပစ္စည်းအချို့ကိုလည်း ပေါင်းထည့်ရန် လိုအပ်ပါသည်။ ထရန်စစ္စတာ သို့မဟုတ် မန်မိုရီဆဲလ်တစ်ခုစီကို အထက်ဖော်ပြပါ လုပ်ငန်းစဉ်မှတစ်ဆင့် တစ်ဆင့်ပြီးတစ်ဆင့် တည်ဆောက်ထားသည်။ ဤတွင်ကျွန်ုပ်တို့ပြောနေသော "ပါးလွှာသောဖလင်" သည် သာမန်စက်ပိုင်းဆိုင်ရာလုပ်ဆောင်မှုနည်းလမ်းများဖြင့် မထုတ်လုပ်နိုင်သော 1 မိုက်ခရိုန (μm၊ တစ်မီတာ၏တစ်သန်း) အောက် အထူရှိသော "ဖလင်" ကို ရည်ညွှန်းပါသည်။ wafer ပေါ်တွင် လိုအပ်သော မော်လီကျူး သို့မဟုတ် အက်တမ်ယူနစ်များ ပါဝင်သော ဖလင်တစ်ခုကို ချထားခြင်းလုပ်ငန်းစဉ်မှာ "deposition" ဖြစ်သည်။

Multi-layer semiconductor ဖွဲ့စည်းတည်ဆောက်ပုံအတွက်၊ ပထမဦးစွာ ကျွန်ုပ်တို့သည် စက်ပစ္စည်းအစုအဝေးတစ်ခုပြုလုပ်ရန် လိုအပ်သည်၊ ဆိုလိုသည်မှာ၊ ပါးလွှာသောသတ္တု (လျှပ်ကူး) ရုပ်ရှင်များနှင့် dielectric (လျှပ်ကာ) ရုပ်ရှင်များကို wafer ၏မျက်နှာပြင်ပေါ်ရှိ အလွှာပေါင်းများစွာကို အလှည့်အပြောင်းပြုလုပ်ပြီး ပိုလျှံနေသောပစ္စည်းများကို ဖယ်ရှားလိုက်ပါ။ အစိတ်အပိုင်းများကို သုံးဖက်မြင်ဖွဲ့စည်းပုံအဖြစ် ထပ်ခါတလဲလဲ ထွင်းထုခြင်းလုပ်ငန်းစဉ်များမှတဆင့် အစိတ်အပိုင်းများ။ အပ်နှံခြင်းလုပ်ငန်းစဉ်များအတွက် အသုံးပြုနိုင်သည့် နည်းစနစ်များတွင် ဓာတုအငွေ့ထုတ်ခြင်း (CVD)၊ အက်တမ်အလွှာ အပ်နှံခြင်း (ALD)၊ နှင့် ရုပ်ပိုင်းဆိုင်ရာ အငွေ့ထုတ်ခြင်း (PVD) တို့ပါဝင်ပြီး အဆိုပါနည်းပညာများကို အသုံးပြုသည့် နည်းလမ်းများကို ခြောက်သွေ့ခြင်းနှင့် စိုစွတ်သော အစစ်ခံခြင်းဟူ၍ ခွဲခြားနိုင်သည်။

ဓာတုအခိုးအငွေ့ထွက်ခြင်း (CVD)

ဓာတုအခိုးအငွေ့များ စုပုံခြင်းတွင်၊ ရှေ့ပြေးဓာတ်ငွေ့များသည် wafer ၏မျက်နှာပြင်နှင့် ဆက်စပ်နေသော ပါးလွှာသောဖလင်ပြားကို အခန်းတွင်းမှ စုပ်ထုတ်လိုက်သော ဓါတ်ခွဲခန်းတစ်ခုတွင် ဓါတ်ပြုပါသည်။ ပလာစမာ-မြှင့်တင်ပေးထားသော ဓာတုအငွေ့များ စွန့်ပစ်မှုသည် ဓာတ်ပြုနိုင်သောဓာတ်ငွေ့များကို ထုတ်လုပ်ရန် ပလာစမာကို အသုံးပြုသည်။ ဤနည်းလမ်းသည် တုံ့ပြန်မှုအပူချိန်ကို လျှော့ချပေးကာ အပူချိန်ထိခိုက်လွယ်သော ဖွဲ့စည်းပုံများအတွက် စံပြဖြစ်စေသည်။ ပလာစမာကိုအသုံးပြုခြင်းသည် အရည်အသွေးပိုမြင့်သောရုပ်ရှင်များကို မကြာခဏဖြစ်ပေါ်စေသည်

အနုမြူအလွှာ အစစ်ခံခြင်း (ALD)

အက်တမ်အလွှာသည် တစ်ကြိမ်လျှင် အဏုမြူအလွှာအနည်းငယ်သာ အပ်နှံခြင်းဖြင့် ပါးလွှာသော ဖလင်များကို ဖန်တီးသည်။ ဤနည်းလမ်း၏ သော့ချက်မှာ တိကျသော အစီအစဥ်အတိုင်း လုပ်ဆောင်သည့် လွတ်လပ်သော အဆင့်များကို လည်ပတ်ရန်နှင့် ကောင်းမွန်သော ထိန်းချုပ်မှုကို ထိန်းသိမ်းရန် ဖြစ်သည်။ wafer မျက်နှာပြင်ကို ရှေ့ပြေးနိမိတ်ဖြင့် ဖုံးအုပ်ခြင်းသည် ပထမအဆင့်ဖြစ်ပြီး၊ ထို့နောက် wafer မျက်နှာပြင်ပေါ်တွင် လိုချင်သောဒြပ်စင်များဖွဲ့စည်းရန် ရှေ့ပြေးအရာနှင့် တုံ့ပြန်ရန်အတွက် မတူညီသောဓာတ်ငွေ့များကို မိတ်ဆက်ပေးသည်။

ရုပ်ပိုင်းဆိုင်ရာ အငွေ့ထွက်ခြင်း (PVD)

နာမတော်အားဖြင့်ဆိုသည်အတိုင်း၊ ရုပ်ပိုင်းဆိုင်ရာအငွေ့များထွက်ခြင်းဆိုသည်မှာ ရုပ်ပိုင်းဆိုင်ရာနည်းလမ်းများဖြင့် ပါးလွှာသောရုပ်ရှင်များကို ရည်ညွှန်းသည်။ Sputtering သည် ပစ်မှတ်တစ်ခုမှ အက်တမ်များကို ထုတ်ပစ်ရန် အာဂွန်ပလာစမာကို အသုံးပြုကာ ပါးလွှာသော ဖလင်တစ်ခုအဖြစ် ဖန်တီးရန် wafer မျက်နှာပြင်ပေါ်တွင် အပ်နှံသည့် ရုပ်ပိုင်းဆိုင်ရာ အခိုးအငွေ့များ စုပုံခြင်းနည်းလမ်းဖြစ်သည်။ အချို့ကိစ္စများတွင်၊ စုဆောင်းထားသောရုပ်ရှင်ကို ခရမ်းလွန်ရောင်ခြည်အပူကုသမှု (UVTP) ကဲ့သို့သော နည်းပညာများဖြင့် ကုသပြီး ပိုမိုကောင်းမွန်အောင် ပြုလုပ်နိုင်သည်။

အဆင့် 6: အပြန်အလှန်ချိတ်ဆက်မှု

တစ်ပိုင်းလျှပ်ကူးတာများ၏ လျှပ်ကူးပစ္စည်းသည် လျှပ်စစ်စီးဆင်းမှုကို အပြည့်အဝထိန်းချုပ်နိုင်စေသည့် conductors နှင့် non-conductors (ဆိုလိုသည်မှာ insulators) များအကြားဖြစ်သည်။ Wafer-based lithography၊ etching နှင့် deposition လုပ်ငန်းစဉ်များသည် transistor ကဲ့သို့သော အစိတ်အပိုင်းများကို တည်ဆောက်နိုင်သော်လည်း ပါဝါနှင့် အချက်ပြမှုများကို ထုတ်လွှင့်ခြင်းနှင့် လက်ခံနိုင်စေရန် ချိတ်ဆက်ထားရန် လိုအပ်ပါသည်။

သတ္တုများကို ၎င်းတို့၏ conductivity ကြောင့် circuit အပြန်အလှန်ချိတ်ဆက်ရန်အတွက် အသုံးပြုသည်။ တစ်ပိုင်းလျှပ်ကူးပစ္စည်းအတွက် အသုံးပြုသော သတ္တုများသည် အောက်ပါအခြေအနေများနှင့် ကိုက်ညီရန် လိုအပ်သည်-

· ခံနိုင်ရည်နည်းခြင်း။: သတ္တုဆားကစ်များသည် လျှပ်စီးကြောင်းကို ဖြတ်သန်းရန် လိုအပ်သောကြောင့် ၎င်းတို့တွင်ရှိသော သတ္တုများသည် ခုခံမှုနည်းသင့်သည်။

· အပူချိန် ဓာတုဗေဒ တည်ငြိမ်မှု: သတ္တု အပြန်အလှန် ဆက်သွယ်မှု လုပ်ငန်းစဉ်အတွင်း သတ္တုပစ္စည်းများ၏ ဂုဏ်သတ္တိများ မပြောင်းလဲဘဲ ရှိနေရမည်။

·မြင့်မားသောယုံကြည်စိတ်ချရ: ပေါင်းစပ်ပတ်လမ်းနည်းပညာ ဖွံ့ဖြိုးလာသည်နှင့်အမျှ သတ္တု အပြန်အလှန်ချိတ်ဆက်ပစ္စည်းများ အနည်းငယ်ပင်လျှင် လုံလောက်သော တာရှည်ခံမှု ရှိရပါမည်။

· ထုတ်လုပ်မှုကုန်ကျစရိတ်: ပထမအခြေအနေ သုံးခုကို လိုက်လျောညီထွေဖြစ်စေသော်လည်း၊ အစုလိုက်အပြုံလိုက် ထုတ်လုပ်မှုလိုအပ်ချက်များကို ပြည့်မီရန် ပစ္စည်းကုန်ကျစရိတ်သည် အလွန်မြင့်မားသည်။

အပြန်အလှန်ချိတ်ဆက်မှုလုပ်ငန်းစဉ်တွင် အဓိကအားဖြင့် ပစ္စည်းနှစ်ခုဖြစ်သော အလူမီနီယမ်နှင့် ကြေးနီတို့ကို အသုံးပြုသည်။

အလူမီနီယံချိတ်ဆက်မှုလုပ်ငန်းစဉ်

အလူမီနီယံ အပြန်အလှန်ချိတ်ဆက်ခြင်းလုပ်ငန်းစဉ်သည် အလူမီနီယံသတ္တုလွှာတင်ခြင်း၊ photoresist အသုံးချမှု၊ ထိတွေ့မှုနှင့် ဖွံ့ဖြိုးတိုးတက်မှုတို့နှင့်အတူ စတင်သည်၊ ထို့နောက် ပိုလျှံနေသည့် အလူမီနီယံနှင့် ဓါတ်တိုးဆန့်ကျင်မှုတို့ကို ရွေးချယ်ဖယ်ရှားရန် etching ဖြင့် စတင်သည်။ အထက်ဖော်ပြပါအဆင့်များ ပြီးမြောက်ပြီးနောက်၊ အပြန်အလှန်ချိတ်ဆက်မှု ပြီးမြောက်သည်အထိ ဓာတ်ပုံရိုက်ခြင်း၊ ထွင်းထုခြင်းနှင့် စုဆောင်းခြင်းလုပ်ငန်းစဉ်များကို ထပ်ခါတလဲလဲ လုပ်ဆောင်သည်။

၎င်း၏အလွန်ကောင်းမွန်သောလျှပ်ကူးနိုင်စွမ်းအပြင်၊ အလူမီနီယံသည် photolithograph၊ etch နှင့် deposit လုပ်ရန်လွယ်ကူသည်။ ထို့အပြင်၊ ၎င်းသည် ကုန်ကျစရိတ်သက်သာပြီး အောက်ဆိုဒ်ဖလင်ကို ကောင်းမွန်စွာ ကပ်နိုင်စေပါသည်။ ၎င်း၏ အားနည်းချက်မှာ ချေးယူရန် လွယ်ကူပြီး အရည်ပျော်မှတ် နည်းပါးခြင်းကြောင့် ဖြစ်သည်။ ထို့အပြင်၊ အလူမီနီယံသည် ဆီလီကွန်နှင့် ဓါတ်ပြုခြင်းမှ ကာကွယ်ရန်နှင့် ချိတ်ဆက်မှုဆိုင်ရာ ပြဿနာများဖြစ်စေရန်အတွက်၊ သတ္တုအနည်အနှစ်များကို wafer မှ အလူမီနီယမ်ကို ခွဲထုတ်ရန် လိုအပ်ပါသည်။ ဤသိုက်ကို "သတ္တုအတားအဆီး" ဟုခေါ်သည်။

အလူမီနီယမ်ဆားကစ်များကို အစစ်ခံခြင်းဖြင့် ဖွဲ့စည်းထားပါသည်။ wafer သည် လေဟာနယ်ခန်းထဲသို့ ဝင်လာပြီးနောက်၊ အလူမီနီယမ် အမှုန်များဖြင့် ဖွဲ့စည်းထားသော ပါးလွှာသော ဖလင်သည် wafer နှင့် ကပ်နေလိမ့်မည်။ ဤဖြစ်စဉ်ကို "အငွေ့ပျံခြင်း (VD)" ဟုခေါ်သည်၊ ၎င်းသည် ဓာတုအခိုးအငွေ့ထွက်ခြင်းနှင့် ရုပ်ပိုင်းဆိုင်ရာအခိုးအငွေ့ထွက်ခြင်း ပါဝင်သည်။

ကြေးနီ အပြန်အလှန်ချိတ်ဆက်မှု လုပ်ငန်းစဉ်

ဆီမီးကွန်ဒတ်တာ လုပ်ငန်းစဉ်များသည် ပိုမိုခေတ်မီလာပြီး စက်ပစ္စည်းအရွယ်အစားများ ကျုံ့လာသည်နှင့်အမျှ၊ အလူမီနီယမ်ဆားကစ်များ၏ ချိတ်ဆက်မှုအမြန်နှုန်းနှင့် လျှပ်စစ်ဂုဏ်သတ္တိများသည် လုံလောက်မှုမရှိတော့ဘဲ အရွယ်အစားနှင့် ကုန်ကျစရိတ်လိုအပ်ချက်များနှင့် ကိုက်ညီသော conductor အသစ်များ လိုအပ်ပါသည်။ ကြေးနီသည် အလူမီနီယမ်ကို အစားထိုးနိုင်သည့် ပထမဆုံးအကြောင်းရင်းမှာ ၎င်းတွင် စက်ပစ္စည်းချိတ်ဆက်မှုအမြန်နှုန်းကို ပိုမိုမြန်ဆန်စေရန် ခွင့်ပြုပေးသည့် ခုခံမှုနည်းသောကြောင့်ဖြစ်သည်။ ကြေးနီသည် အလူမီနီယမ်ထက် လျှပ်စီးကြောင်းမှတဆင့် စီးဆင်းသောအခါ သတ္တုအိုင်းယွန်းများ၏ ရွေ့လျားမှုကို ခံနိုင်ရည်ရှိသောကြောင့် ကြေးနီသည် ပိုမိုယုံကြည်စိတ်ချရသည်။

သို့သော်လည်း ကြေးနီသည် အလွယ်တကူ ဒြပ်ပေါင်းများ မဖွဲ့စည်းနိုင်သောကြောင့် wafer ၏ မျက်နှာပြင်မှ အငွေ့ပျံရန်နှင့် ဖယ်ရှားရန် ခက်ခဲစေသည်။ ဤပြဿနာကိုဖြေရှင်းရန်အတွက်၊ ကြေးနီကို ထွင်းထုမည့်အစား လိုအပ်သည့်နေရာတွင် ကတုတ်ကျင်းများနှင့် လမ်းကြောင်းများပါရှိသော သတ္တုမျဉ်းပုံစံများဖြစ်သည့် သတ္တုလိုင်းပုံစံများကို စုဆောင်းကာ အပြန်အလှန်ချိတ်ဆက်မှုရရှိရန် အထက်ဖော်ပြပါ "ပုံစံများ" ကို ကြေးနီဖြင့် ဖြည့်သွင်းကာ "damascene" ဟုခေါ်သော လုပ်ငန်းစဉ်တစ်ခု၊ .

ကြေးနီအက်တမ်များသည် dielectric အတွင်းသို့ ဆက်လက်ပျံ့နှံ့သွားသည်နှင့်အမျှ၊ နောက်တစ်ခု၏ insulation သည် လျော့နည်းသွားကာ ကြေးနီအက်တမ်များ ထပ်မံပျံ့နှံ့ခြင်းမှ ပိတ်ဆို့မည့် အတားအဆီးတစ်ခုကို ဖန်တီးပေးသည်။ ထို့နောက် ကြေးနီစေ့အလွှာကို အကာအရံအလွှာပေါ်တွင် ဖွဲ့စည်းသည်။ ဤအဆင့်သည် ကြေးနီဖြင့် မြင့်မားသော အချိုးအစားပုံစံများကို ဖြည့်ပေးသည့် လျှပ်စစ်ပလပ်စတစ်ကို ခွင့်ပြုသည်။ ဖြည့်ပြီးနောက်၊ ပိုလျှံနေသော ကြေးနီကို သတ္တုဓာတုဗေဒစက်ဖြင့် ပွတ်ခြင်း (CMP) ဖြင့် ဖယ်ရှားနိုင်သည်။ ပြီးစီးပြီးနောက်၊ အောက်ဆိုဒ်ဖလင်တစ်ခု အပ်နှံနိုင်ပြီး ပိုလျှံနေသော ဖလင်များကို ဓာတ်ပုံရိုက်ခြင်းနှင့် ထွင်းထုခြင်းလုပ်ငန်းစဉ်များဖြင့် ဖယ်ရှားနိုင်သည်။ ကြေးနီချိတ်ဆက်မှု ပြီးမြောက်သည်အထိ အထက်ပါလုပ်ငန်းစဉ်ကို ထပ်ခါတလဲလဲ လုပ်ဆောင်ရန် လိုအပ်ပါသည်။

အထက်ဖော်ပြပါ နှိုင်းယှဉ်ချက်များအရ ကြေးနီချိတ်ဆက်မှုနှင့် အလူမီနီယံချိတ်ဆက်မှုအကြား ခြားနားချက်မှာ ပိုလျှံသောကြေးနီကို သတ္တုဖြင့် ထွင်းထုခြင်းထက် သတ္တု CMP ဖြင့် ဖယ်ရှားခြင်းဖြစ်သည်ကို တွေ့မြင်နိုင်သည်။

အဆင့် 7- စမ်းသပ်ခြင်း။

စမ်းသပ်မှု၏ အဓိကရည်ရွယ်ချက်မှာ ဆီမီးကွန်ဒတ်တာ ချစ်ပ်များ၏ အရည်အသွေးသည် သတ်မှတ်ထားသော စံသတ်မှတ်ချက်တစ်ခုနှင့် ကိုက်ညီမှုရှိမရှိ စစ်ဆေးရန်ဖြစ်ပြီး ချို့ယွင်းနေသော ထုတ်ကုန်များကို ဖယ်ရှားရန်နှင့် ချစ်ပ်၏ ယုံကြည်စိတ်ချရမှုကို မြှင့်တင်ရန်ဖြစ်သည်။ ထို့အပြင်၊ စမ်းသပ်ထားသော ချွတ်ယွင်းနေသော ထုတ်ကုန်များသည် ကုန်ကျစရိတ်နှင့် အချိန်ကို သက်သာစေသည့် ထုပ်ပိုးမှုအဆင့်သို့ မဝင်ပါ။ အီလက်ထရွန်းနစ်အသေခွဲခြင်း (EDS) သည် wafer များအတွက်စမ်းသပ်မှုနည်းလမ်းတစ်ခုဖြစ်သည်။

EDS သည် wafer အခြေအနေရှိ ချစ်ပ်တစ်ခုစီ၏ လျှပ်စစ်ဝိသေသလက္ခဏာများကို စစ်ဆေးကာ တစ်ပိုင်းလျှပ်ကူးပစ္စည်းအထွက်နှုန်းကို မြှင့်တင်ပေးသည့် လုပ်ငန်းစဉ်တစ်ခုဖြစ်သည်။ EDS ကို အောက်ပါအတိုင်း အဆင့်ငါးဆင့် ခွဲခြားနိုင်သည်။

01 လျှပ်စစ်ပါရာမီတာ စောင့်ကြည့်ခြင်း (EPM)

EPM သည် ဆီမီးကွန်ဒတ်တာ ချစ်ပ်ပြားစမ်းသပ်ခြင်း၏ ပထမအဆင့်ဖြစ်သည်။ ဤအဆင့်သည် ၎င်းတို့၏လျှပ်စစ်ဘောင်များသည် စံချိန်စံညွှန်းများနှင့်ကိုက်ညီကြောင်း သေချာစေရန် ဆီမီးကွန်ဒတ်တာပေါင်းစပ်ဆားကစ်များအတွက် လိုအပ်သော (ထရန်စစ္စတာများ၊ ကာပတ်စီတာများနှင့် ဒိုင်အိုဒိုက်များအပါအဝင်) ကိရိယာတစ်ခုစီကို စမ်းသပ်မည်ဖြစ်သည်။ EPM ၏အဓိကလုပ်ဆောင်ချက်မှာ ဆီမီးကွန်ဒတ်တာထုတ်လုပ်ခြင်းလုပ်ငန်းစဉ်များနှင့် ထုတ်ကုန်စွမ်းဆောင်ရည် (ချို့ယွင်းနေသောထုတ်ကုန်များကိုရှာဖွေရန်မဟုတ်) ၏စွမ်းဆောင်ရည်ကိုမြှင့်တင်ရန်အတွက်အသုံးပြုမည့် တိုင်းတာထားသောလျှပ်စစ်ဝိသေသအချက်အလက်များကိုပေးဆောင်ရန်ဖြစ်သည်။

02 Wafer Aging Test

ဆီမီးကွန်ဒတ်တာ ချို့ယွင်းမှုနှုန်းသည် ထုတ်လုပ်မှု ချို့ယွင်းမှုနှုန်း (အစောပိုင်းအဆင့်တွင် ပိုမိုမြင့်မားသည်) နှင့် ဘဝစက်ဝန်းတစ်ခုလုံးရှိ ချို့ယွင်းချက်နှုန်း ဟူ၍ ရှုထောင့်နှစ်ခုမှ လာပါသည်။ Wafer aging test သည် အစောပိုင်းအဆင့်တွင် ချို့ယွင်းချက်ရှိနိုင်သည့် ထုတ်ကုန်များကို ရှာဖွေရန်အတွက် wafer ကို အပူချိန်နှင့် AC/DC ဗို့အားအောက်တွင် စမ်းသပ်ခြင်းအား ရည်ညွှန်းသည်၊ ဆိုလိုသည်မှာ၊ အစောပိုင်းအဆင့်တွင် ချို့ယွင်းချက်များရှိနိုင်သည့် ထုတ်ကုန်များ၏ ယုံကြည်စိတ်ချရမှုကို မြှင့်တင်ပေးရန်အတွက် ဖြစ်သည်။

03 ထောက်လှမ်း

အသက်အရွယ်ကြီးရင့်မှုစမ်းသပ်မှုပြီးဆုံးပြီးနောက်၊ ဆီမီးကွန်ဒတ်တာချစ်ပ်အား စမ်းသပ်ကိရိယာကတ်တစ်ခုဖြင့် စမ်းသပ်ကိရိယာသို့ ချိတ်ဆက်ထားရန် လိုအပ်ပြီး သက်ဆိုင်ရာဆီမီးကွန်ဒတ်တာလုပ်ဆောင်ချက်များကို အတည်ပြုရန်အတွက် အပူချိန်၊ အမြန်နှုန်းနှင့် ရွေ့လျားမှုစမ်းသပ်မှုများကို wafer ပေါ်တွင် လုပ်ဆောင်နိုင်သည်။ သတ်မှတ်ထားသော စမ်းသပ်အဆင့်များအကြောင်း ဖော်ပြချက်အတွက် ဇယားကို ကြည့်ပါ။

04 ပြုပြင်ခြင်း။

အချို့သော ချို့ယွင်းနေသော ချစ်ပ်များကို ပြဿနာရှိသော အစိတ်အပိုင်းများကို အစားထိုးခြင်းဖြင့် ပြုပြင်နိုင်သောကြောင့် ပြုပြင်ခြင်းသည် အရေးကြီးဆုံး စမ်းသပ်အဆင့်ဖြစ်သည်။

05 အစက်ချခြင်း။

လျှပ်စစ်စမ်းသပ်မှုတွင် ကျရှုံးခဲ့သော ချစ်ပ်များကို ယခင်အဆင့်များတွင် စီစစ်ထားပြီးဖြစ်သော်လည်း ၎င်းတို့ကို ခွဲခြားသိရှိရန် မှတ်သားထားရန် လိုအပ်သေးသည်။ ယခင်က၊ ၎င်းတို့ကို သာမန်မျက်စိဖြင့် ခွဲခြားသိမြင်နိုင်စေရန် သေချာစေရန်အတွက် ချို့ယွင်းနေသော ချစ်ပ်များကို အထူးမင်ဖြင့် အမှတ်အသားပြုရန် လိုအပ်သော်လည်း ယခုအခါ စနစ်သည် ၎င်းတို့အား စမ်းသပ်ဒေတာတန်ဖိုးအရ အလိုအလျောက် စီပေးပါသည်။

အဆင့် 8: ထုပ်ပိုးမှု

ယခင်လုပ်ငန်းစဉ်များစွာပြီးနောက်၊ wafer သည် တူညီသောအရွယ်အစားရှိသော စတုရန်းချစ်ပ်များ ("single ချစ်ပ်များ" ဟုလည်းခေါ်သည်)။ နောက်လုပ်ရမည့်အရာမှာ ဖြတ်တောက်ခြင်းဖြင့် တစ်ဦးချင်းစီ ချစ်ပ်ပြားများ ရယူရန်ဖြစ်သည်။ အသစ်ဖြတ်ထားသော ချစ်ပ်များသည် အလွန်ပျက်စီးလွယ်ပြီး လျှပ်စစ်အချက်ပြမှုများကို ဖလှယ်၍မရသောကြောင့် သီးခြားစီလုပ်ဆောင်ရန် လိုအပ်ပါသည်။ ဤလုပ်ငန်းစဉ်သည် ထုပ်ပိုးခြင်းဖြစ်ပြီး၊ တစ်ပိုင်းလျှပ်ကူးတာ ချစ်ပ်ပြားအပြင်ဘက်တွင် အကာအကွယ်အခွံတစ်ခုဖွဲ့စည်းကာ ပြင်ပနှင့် လျှပ်စစ်အချက်ပြမှုများကို ဖလှယ်နိုင်စေသည့် ထုပ်ပိုးမှုဖြစ်သည်။ ထုပ်ပိုးခြင်းလုပ်ငန်းစဉ်တစ်ခုလုံးကို wafer sawing၊ single chip attachment၊ interconnection၊ molding နှင့် packaging testing ဟူ၍ အဆင့်ငါးဆင့် ခွဲခြားထားပါသည်။

၀၁ Wafer လွှ

wafer မှ မရေမတွက်နိုင်သော ထူထပ်သော အစီအစဥ်များကို ဖြတ်တောက်ရန်အတွက် ထုပ်ပိုးမှုလုပ်ငန်းစဉ်၏ လိုအပ်ချက်များ ပြည့်မီသည်အထိ wafer ၏ နောက်ကျောကို ဂရုတစိုက် "ကြိတ်" ရပါမည်။ ကြိတ်ပြီးနောက်၊ ဆီမီးကွန်ဒတ်တာ ချစ်ပ်ပြားကို ကွဲသွားသည်အထိ wafer ပေါ်ရှိ စာရေးဆရာမျဉ်းတစ်လျှောက် ဖြတ်တောက်နိုင်သည်။

wafer လွှနည်းပညာသုံးမျိုးရှိပါတယ်: ဓါးဖြတ်တောက်ခြင်း, လေဆာဖြတ်တောက်ခြင်းနှင့်ပလာစမာဖြတ်တောက်ခြင်း. Blade dicing သည် ပွတ်တိုက်မိသော အပူနှင့် အပျက်အစီးများ ကျရောက်နိုင်သောကြောင့် wafer ကို ဖြတ်ရန် စိန်ဓါးကို အသုံးပြုခြင်းဖြစ်သည်။ လေဆာဒိုင်ခွက်သည် ပိုမိုတိကျမှုရှိပြီး ပါးလွှာသောအထူ သို့မဟုတ် စာရေးတန်းမျဉ်းအကွာအဝေးငယ်ဖြင့် အလွယ်တကူကိုင်တွယ်နိုင်သည်။ Plasma dicing သည် plasma etching နိယာမကိုအသုံးပြုသည်၊ ထို့ကြောင့် script line spacing သည် အလွန်သေးငယ်သော်လည်း ဤနည်းပညာကို အသုံးပြုနိုင်သည်။

02 Single Wafer ပူးတွဲမှု

ချစ်ပ်များအားလုံးကို wafer မှခွဲထုတ်ပြီးနောက်၊ ကျွန်ုပ်တို့သည် တစ်ဦးချင်းစီချစ်ပ်များ (single wafers) ကို substrate (lead frame) တွင် ပူးတွဲထားရန်လိုအပ်ပါသည်။ substrate ၏လုပ်ဆောင်ချက်မှာ semiconductor ချစ်ပ်များကိုကာကွယ်ရန်နှင့် ၎င်းတို့အား ပြင်ပဆားကစ်များနှင့် လျှပ်စစ်အချက်ပြမှုများကို ဖလှယ်နိုင်စေရန်ဖြစ်သည်။ ချစ်ပ်ပြားများကို ချိတ်ရန် အရည် သို့မဟုတ် အစိုင်အခဲ တိပ်ကော်များကို သုံးနိုင်သည်။

03 အပြန်အလှန်ချိတ်ဆက်မှု

ချစ်ပ်ကို အောက်စထရိတွင် ချိတ်ပြီးနောက်၊ လျှပ်စစ်အချက်ပြဖလှယ်မှုရရှိရန် နှစ်ခု၏ အဆက်အသွယ်အမှတ်များကို ချိတ်ဆက်ရန် လိုအပ်သည်။ ဤအဆင့်တွင် အသုံးပြုနိုင်သည့် ချိတ်ဆက်မှုနည်းလမ်း နှစ်ခုရှိသည်- ပါးလွှာသောသတ္တုဝါယာကြိုးများကို အသုံးပြု၍ ဝါယာကြိုးများချည်နှောင်ခြင်း နှင့် ကြယ်ပွင့်ရွှေတုံးများ သို့မဟုတ် သံဖြူတုံးများကို အသုံးပြု၍ လှန်လိုက်ခြင်း Wire Bonding သည် သမားရိုးကျနည်းလမ်းဖြစ်ပြီး Flip Chip Bonding နည်းပညာသည် semiconductor ထုတ်လုပ်မှုကို အရှိန်မြှင့်ပေးနိုင်သည်။

04 ပုံသွင်းခြင်း။

ဆီမီးကွန်ဒတ်တာ ချစ်ပ်များ၏ ချိတ်ဆက်မှုကို ပြီးမြောက်ပြီးနောက်၊ အပူချိန်နှင့် စိုထိုင်းဆကဲ့သို့သော ပြင်ပအခြေအနေများမှ ဆီမီးကွန်ဒတ်တာ ပေါင်းစပ်ထားသော ဆားကစ်ကို ကာကွယ်ရန် အထုပ်တစ်ထုပ်ကို chip ၏ အပြင်ဘက်တွင် ထုပ်ပိုးထည့်ရန် လိုအပ်ပါသည်။ အထုပ်မှိုကို လိုအပ်သလို ပြုလုပ်ပြီးနောက်၊ ကျွန်ုပ်တို့သည် ဆီမီးကွန်ဒတ်တာ ချစ်ပ်ပြားနှင့် epoxy ပုံသွင်းဒြပ်ပေါင်း (EMC) ကို မှိုထဲသို့ ထည့်ကာ တံဆိပ်ခတ်ရန် လိုအပ်သည်။ အလုံပိတ်ချပ်စ်သည် နောက်ဆုံးပုံစံဖြစ်သည်။

05 ထုပ်ပိုးမှုစမ်းသပ်မှု

၎င်းတို့၏နောက်ဆုံးပုံစံရှိပြီးသား ချစ်ပ်များသည် နောက်ဆုံးချို့ယွင်းချက်စစ်ဆေးမှုကိုလည်း ဖြေဆိုရမည်ဖြစ်သည်။ နောက်ဆုံးစမ်းသပ်မှုသို့ဝင်ရောက်သည့်အချောထည်တစ်ပိုင်းလျှပ်ကူးပစ္စည်းချစ်ပ်များအားလုံးကိုအချောထည်တစ်ပိုင်းလျှပ်ကူးပစ္စည်းချစ်ပ်များဖြစ်သည်။ ၎င်းတို့အား စမ်းသပ်ကိရိယာတွင် ထားရှိမည်ဖြစ်ပြီး လျှပ်စစ်၊ လုပ်ဆောင်မှုဆိုင်ရာနှင့် မြန်နှုန်းစမ်းသပ်မှုများအတွက် ဗို့အား၊ အပူချိန်နှင့် စိုထိုင်းဆကဲ့သို့သော မတူညီသောအခြေအနေများကို သတ်မှတ်မည်ဖြစ်သည်။ ဤစစ်ဆေးမှုများ၏ ရလဒ်များကို ချို့ယွင်းချက်ရှာဖွေရန်နှင့် ထုတ်ကုန်အရည်အသွေးနှင့် ထုတ်လုပ်မှုစွမ်းဆောင်ရည်ကို မြှင့်တင်ရန် အသုံးပြုနိုင်သည်။

ထုပ်ပိုးမှုနည်းပညာ၏တိုးတက်မှု

ချစ်ပ်အရွယ်အစား လျော့နည်းလာပြီး စွမ်းဆောင်ရည် လိုအပ်ချက်များ တိုးလာသည်နှင့်အမျှ ထုပ်ပိုးမှုသည် လွန်ခဲ့သည့် နှစ်အနည်းငယ်အတွင်း နည်းပညာဆိုင်ရာ ဆန်းသစ်တီထွင်မှုများ များစွာ လုပ်ဆောင်ခဲ့သည်။ အချို့သော အနာဂတ်အသားပေး ထုပ်ပိုးမှုနည်းပညာများနှင့် ဖြေရှင်းချက်များတွင် wafer-level ထုပ်ပိုးမှု (WLP)၊ အဖုအထစ်လုပ်ငန်းစဉ်များနှင့် ပြန်လည်ဖြန့်ဖြူးရေးအလွှာ (RDL) နည်းပညာကဲ့သို့သော ရိုးရာနောက်ကျောလုပ်ငန်းစဉ်များအတွက် အပ်နှံမှုအသုံးပြုခြင်း ပါဝင်သည်။ wafer ထုတ်လုပ်မှု။

အဆင့်မြင့်ထုပ်ပိုးမှုဆိုတာဘာလဲ။

ရိုးရာထုပ်ပိုးမှုတွင် ချစ်ပ်တစ်ခုစီကို wafer မှဖြတ်ပြီး မှိုတွင်ထည့်ရန် လိုအပ်သည်။ Wafer အဆင့်ထုပ်ပိုးခြင်း (WLP) သည် wafer ပေါ်တွင်ရှိနေဆဲ ချစ်ပ်ကို တိုက်ရိုက်ထုပ်ပိုးခြင်းကို ရည်ညွှန်းသည့် အဆင့်မြင့်ထုပ်ပိုးမှုနည်းပညာအမျိုးအစားတစ်ခုဖြစ်သည်။ WLP ၏လုပ်ငန်းစဉ်သည် ဦးစွာထုပ်ပိုးပြီးစမ်းသပ်ရန်ဖြစ်ပြီး၊ ထို့နောက်ဖွဲ့စည်းထားသောချစ်ပ်များအားလုံးကို wafer မှတစ်ကြိမ်တည်းခွဲထုတ်ရန်ဖြစ်သည်။ ရိုးရာထုပ်ပိုးခြင်းနှင့် နှိုင်းယှဉ်ပါက WLP ၏ အားသာချက်မှာ ထုတ်လုပ်မှုစရိတ်သက်သာပါသည်။

အဆင့်မြင့်ထုပ်ပိုးမှုကို 2D ထုပ်ပိုးခြင်း၊ 2.5D ထုပ်ပိုးခြင်းနှင့် 3D ထုပ်ပိုးခြင်းဟူ၍ ခွဲခြားနိုင်သည်။

သေးငယ်သော 2D ထုပ်ပိုးမှု

အစောပိုင်းတွင်ဖော်ပြခဲ့သည့်အတိုင်း ထုပ်ပိုးခြင်းလုပ်ငန်းစဉ်၏ အဓိကရည်ရွယ်ချက်မှာ ဆီမီးကွန်ဒတ်တာ ချစ်ပ်ပြား၏ အချက်ပြမှုကို ပြင်ပသို့ ပေးပို့ခြင်းပါဝင်ပြီး wafer တွင် ဖြစ်ပေါ်လာသော အဖုအထစ်များသည် အဝင်/အထွက်အချက်ပြမှုများကို ပေးပို့ရန်အတွက် ဆက်သွယ်ရန်အချက်များဖြစ်သည်။ ဤအဖုအထစ်များကို fan-in နှင့် fan-out ဟူ၍ ခွဲခြားထားသည်။ ယခင်ပန်ကာပုံသဏ္ဍာန်သည် ချစ်ပ်အတွင်းတွင်ရှိပြီး နောက်ဆုံးပန်ကာပုံသဏ္ဍာန်သည် ချစ်ပ်အကွာအဝေးထက်ကျော်လွန်ပါသည်။ ကျွန်ုပ်တို့သည် input/output signal I/O (input/output) ကိုခေါ်ဆိုပြီး input/output အရေအတွက်ကို I/O count ဟုခေါ်သည်။ I/O အရေအတွက်သည် ထုပ်ပိုးမှုနည်းလမ်းကို ဆုံးဖြတ်ရန်အတွက် အရေးကြီးသော အခြေခံအချက်ဖြစ်သည်။ I/O အရေအတွက်နည်းပါက၊ fan-in packaging ကိုအသုံးပြုသည်။ ထုပ်ပိုးပြီးနောက် ချစ်ပ်အရွယ်အစားသည် များစွာမပြောင်းလဲသောကြောင့် ဤလုပ်ငန်းစဉ်ကို ချစ်ပ်စကေးထုပ်ပိုးမှု (CSP) သို့မဟုတ် wafer-level chip-scale packaging (WLCSP) ဟုခေါ်သည်။ I/O အရေအတွက် များနေပါက၊ ပန်ကာထုတ်ပိုးမှုကို အများအားဖြင့် အသုံးပြုလေ့ရှိပြီး အချက်ပြလမ်းကြောင်းပြခြင်းကို ဖွင့်ရန်အတွက် အဖုအထစ်များအပြင် ပြန်လည်ဖြန့်ဝေမှုအလွှာများ (RDLs) လိုအပ်ပါသည်။ ၎င်းသည် "ပန်ကာ-ထုတ်ဝေဖာအဆင့်ထုပ်ပိုးမှု (FOWLP)" ဖြစ်သည်။

2.5D ထုပ်ပိုးမှု

2.5D ထုပ်ပိုးမှုနည်းပညာသည် ထုပ်ပိုးမှု၏အရွယ်အစားနှင့် စွမ်းဆောင်ရည်ကို တိုးမြင့်စေနိုင်သည့် အချက်ပြမှုများကို ဘေးတိုက်မှ ဖြတ်သန်းခွင့်ပြုစေပြီး ထုပ်ပိုးတစ်ခုတည်းတွင် ချစ်ပ်အမျိုးအစားနှစ်ခု သို့မဟုတ် ထို့ထက်ပိုသော အမျိုးအစားများကို ထည့်သွင်းနိုင်သည်။ အသုံးများဆုံး 2.5D ထုပ်ပိုးမှုနည်းလမ်းမှာ ဆီလီကွန်ကြားခံကိရိယာမှတဆင့် မမ်မိုရီနှင့် လော့ဂျစ်ချစ်ပ်များကို အထုပ်တစ်ခုထဲသို့ ထည့်ခြင်းဖြစ်သည်။ 2.5D ထုပ်ပိုးမှုတွင် ဆီလီကွန်မှတစ်ဆင့် (TSVs)၊ micro bumps နှင့် fine-pitch RDLs ကဲ့သို့သော အဓိကနည်းပညာများ လိုအပ်ပါသည်။

3D ထုပ်ပိုးမှု

3D ထုပ်ပိုးမှုနည်းပညာသည် အချက်ပြမှုများကို ဒေါင်လိုက် ဖြတ်သွားစေရန် ခွင့်ပြုနေစဉ် အထုပ်တစ်ခုထဲသို့ ချစ်ပ်အမျိုးအစား နှစ်ခု သို့မဟုတ် နှစ်ခုထက်ပိုသော ချစ်ပ်များကို ထည့်သွင်းနိုင်သည်။ ဤနည်းပညာသည် သေးငယ်ပြီး ပိုမြင့်သော I/O အရေအတွက် semiconductor ချစ်ပ်များအတွက် သင့်လျော်သည်။ TSV ကို I/O အရေအတွက်များသော ချစ်ပ်များအတွက် အသုံးပြုနိုင်ပြီး I/O အရေအတွက်နည်းသော ချစ်ပ်များအတွက် ဝိုင်ယာကြိုးချည်ခြင်းကို အသုံးပြုနိုင်ပြီး နောက်ဆုံးတွင် ချစ်ပ်များကို ဒေါင်လိုက်စီစဉ်ထားသည့် အချက်ပြစနစ်တစ်ခုအဖြစ် TSV ကို ဖန်တီးနိုင်သည်။ 3D ထုပ်ပိုးမှုအတွက် လိုအပ်သော အဓိကနည်းပညာများတွင် TSV နှင့် micro-bump နည်းပညာတို့ ပါဝင်သည်။

ယခုအချိန်အထိ၊ တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်လုပ်ခြင်း၏ အဆင့်ရှစ်ဆင့်ဖြစ်သော "wafer processing - oxidation - photolithography - etching - thin film deposition - interconnection - testing - packaging" ကို အပြည့်အဝ မိတ်ဆက်ခဲ့ပြီးပါပြီ။ "သဲ" မှ "ချစ်ပ်ပြားများအထိ"၊ ဆီမီးကွန်ဒတ်တာနည်းပညာသည် "ကျောက်များကိုရွှေအဖြစ်သို့ပြောင်းလဲခြင်း" ၏အစစ်အမှန်ဗားရှင်းကိုလုပ်ဆောင်နေသည်။

VeTek Semiconductor သည် ပရော်ဖက်ရှင်နယ် တရုတ်ထုတ်လုပ်သူဖြစ်သည်။Tantalum Carbide Coating, ဆီလီကွန်ကာဗိုက်အလွှာ, အထူးဂရပ်ဖစ်, ဆီလီကွန်ကာဗိုက် ကြွေထည်များနှင့်အခြား Semiconductor ကြွေထည်များ. VeTek Semiconductor သည် ဆီမီးကွန်ဒတ်တာစက်မှုလုပ်ငန်းအတွက် အမျိုးမျိုးသော SiC Wafer ထုတ်ကုန်များအတွက် အဆင့်မြင့်ဖြေရှင်းချက်များအား ပံ့ပိုးပေးရန် ကတိပြုပါသည်။

အထက်ဖော်ပြပါ ထုတ်ကုန်များကို စိတ်ဝင်စားပါက ကျွန်ုပ်တို့ထံ တိုက်ရိုက်ဆက်သွယ်နိုင်ပါသည်။  

Mob: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

အီးမေးလ်- anny@veteksemi.com